使用IO模拟I2是否需要上拉电阻？

blackfire531 · 发表于 2017-9-21 23:56:54

如题，我看V6开发板，触屏接口的原理图上，I2C的SDA和CLK是接了0欧姆电阻，但是我自己设计的板子是直连，结果IO没法拉高，请问该怎么处理？
开发板原理图： QQ拼音截图20170921235105.png

我自己板子原理图：

blackfire531 · 发表于 2017-9-21 23:59:47

这个是CLK管脚的波形，无法上拉，请问该怎么办？

eric2013 · 发表于 2017-9-22 01:39:45

要有上拉电阻的，V6是有上拉电阻的，在这里，有好几的I2C器件的，上拉电阻就放在EEPROM上了，所以你估计没有看到：

QQ截图20170922013543.png

blackfire531 · 发表于 2017-9-22 07:35:20

是否i2c必须有上拉电阻？如果不用普通IO模拟，用硬件I2C，是否仍然需要？

blackfire531 · 发表于 2017-9-22 09:59:50

我把管脚配置里边，由示例代码里的不上拉改为内部上拉，现在i2c可以使用了，请问这样有没有隐患？能否实际用于产品啊？

blackfire531 · 发表于 2017-9-22 10:12:02

blackfire531:
我把管脚配置里边，由示例代码里的不上拉改为内部上拉，现在i2c可以使用了，请问这样有没有隐患？能否实际用于产品啊？

内部上拉之后CLK的波形是这样子的，似乎不太好啊。

hance2000 · 发表于 2017-9-22 14:27:17

CPU内部上拉的电阻阻值较大，若I2C频率较高的话是不稳定的。一般400k频率可用4.7k阻值1m频率可用1k阻值

blackfire531 · 发表于 2017-9-22 16:06:12

外接了2K的上拉电阻，已经好了。

		自动登录	找回密码
密码			立即注册

回 blackfire531 的帖子