SDRAM的时钟与速率问题

1995zqyh

最近在调试一块H750XBH6的板子，使用的是IS42S32800G的SDRAM芯片，按照硬汉哥的例子配置SDRAM时钟为100MHz时读写速率与硬汉哥的一致，但是SDRAM跑100MHz时需要单独占用一个PLL2或PLL3，于是就想着看把SDRAM使用PLL2时钟源配置到120MHz的时钟，然后进行循环读写测试，发现会无规律的随机性校验失败，有时候是一千多次校验失败，有时候两千多次之后校验失败，有时候跑了一万五千多次后校验失败，此时系统中没有任何其他任务，只跑sdram的读写测试，折腾了很长一段时间反复调整时序参数，结果都大同小异，没办法长时间读写测试，昨天突发奇想，试一下修改SDRAM的时钟源，改为


PeriphClkInitStruct.FmcClockSelection = RCC_FMCCLKSOURCE_D1HCLK; 480MHz的主频下，D1HCLK为240MHz，2分频之后是120MHz


结果令人惊讶，竟然可以连续跑一整晚的循环读写测试，写速度450MB/s，读速度209MB/s，目前是10万+次读写测试通过了，这里想问一下硬汉哥，为什么sdram时序参数不变的情况下，改了时钟源之后sdram就变得稳定了呢，这个问题真的困扰我太多天了

eric2013

我之前的修改也是这样的。120M对于H7本身来说是超频使用了，但对于SDRAM还有很大冗余，这个芯片不同后缀支持200,  166,  143MHz

STM32H743驱动32bit SDRAM最高时钟是100MHz，实际测试120MHz也可以，提供个参考设置案例
https://forum.anfulai.cn/forum.php?mod=viewthread&tid=109144

1995zqyh

eric2013 发表于 2025-9-22 10:34
我之前的修改也是这样的。120M对于H7本身来说是超频使用了，但对于SDRAM还有很大冗余，这个芯片不同后缀支 ...

我之前也看过这个帖子，不过这个帖子没有体现出来SDRAM的时钟来源，我试过帖子里面的配置，但是时钟源是PLL2，也是会校验失败
还是得用D1HCLK时钟源才可以，不过CubeMX里面的话，FMC的时钟源只能选D3HCLK，但是生成的代码又是D1HCLK。。。