SPI 发送间停顿

magicNumber

在使用h750的硬件spi发送时spi发送数据间总是有较长时间间隔，占了快一半的时间。
9bit发送数据用了200ns，又停了200ns才发，这停顿的200ns在做什么？没搞明白，主频
已尝试过使用hal库，用hal库停顿的时间更长。
波形图，cubemx配置和定义的spi发送函数如下：

tovinz

阻塞去传输是这样的，用DMA才能达到理论传输速度，而且还要确保DMA不会被别的DMA抢占

2859932063

不要判断这个，坛主有一个连续发送的。好像是判断TXE？

2859932063

使用下面这个
   while (!(SPI_SelectHard->SR & TXE));
                SPI_SelectHard->DR;

sanit

tovinz 发表于 2025-3-20 21:08
阻塞去传输是这样的，用DMA才能达到理论传输速度，而且还要确保DMA不会被别的DMA抢占

阻塞传输  正常也不会有间隔；除非系统负载非常重

eric2013

这个确实有个间隔的。

下面参数是管理这个间隔的。
/* MIDI, 两个连续数据帧之间插入的最小时间延迟，单位 SPI 时钟周期个数 */
hspi.Init.MasterInterDataIdleness = SPI_MASTER_INTERDATA_IDLENESS_10CYCLE;

然后DMA方式下确实是有个间隔，即使间隔时间已经配置成了0，不过DMA方式是最小的间隔。

magicNumber

2859932063 发表于 2025-3-20 21:36
使用下面这个
   while (!(SPI_SelectHard->SR & TXE));
                SPI_SelectHard->DR;

但是在stm32_hal_legacy.h里有
#if defined(STM32H7)
#define SPI_FLAG_TXE                    SPI_FLAG_TXP
所以应该是一样的？

magicNumber

eric2013 发表于 2025-3-21 09:25
这个确实有个间隔的。

下面参数是管理这个间隔的。

明明已经将 MasterInterDataIdleness 设置成 0cycle 了，为什么还会出现如此长的间隔，这个间隔是代码造成的还是硬件上决定的？有办法调整或解决吗？

tovinz

magicNumber 发表于 2025-3-21 13:33
明明已经将 MasterInterDataIdleness 设置成 0cycle 了，为什么还会出现如此长的间隔，这个间隔是代码造 ...

仅个人推测。
一方面你的这个SPI速率已经相当快了，以至于每传输一个字节时轮询发送缓冲区是否空的代码的运行时间变得不可以忽略。再一方面 SPI 毕竟还是一个串行总线，在实现的时候估计用的移位寄存器，这就导致检测到发送缓冲区空到将数据真正开始传输之间存在一个小的时间段，但应该是很小很小的。

H7的 SPI 如果有FIFO，推荐开启FIFO，配置FIFO的下水位线，不要在FIFO剩余待传输数据为0的时候再填充FIFO，这样SPI控制器就能连续不断地从FIFO中取数据进行传输。
再者尝试将代码放到 ITCM 中执行。

DX3906

while (!LL_SPI_IsActiveFlag_TXP(spi->Instance))这一句导致的停顿，这是阻塞式收发不可避免的，可以试试用dma方式

eric2013

magicNumber 发表于 2025-3-21 13:33
明明已经将 MasterInterDataIdleness 设置成 0cycle 了，为什么还会出现如此长的间隔，这个间隔是代码造 ...

建议DMA方式测试下看看最小的多少，这个就是最小值了。