高速SPI从机环形DMA接收方案（已量产）

emwin · 发表于 2022-10-27 20:04:31

概述：
配置能缓存最大数据长度的缓冲区，如1024字节；配置SPI接收为DMA环形模式，使用DMA通道的CNT寄存器作为写指针位置。

中断：
CS下降沿中断：读取CNT寄存器，作为帧起始位置；
CS上升沿中断：读取CNT寄存器，作为帧结束位置，复制数据至应用层（如跨边界分2次复制）。

优点：
中断少，CPU参与少，不丢数据。

缺点：
需分配专用的缓冲区。

滴滴滴 · 发表于 2022-10-27 20:50:04

不错不错，很好的分享！！！

挖东衣宇 · 发表于 2022-10-27 23:49:17

eric2013 · 发表于 2022-10-28 01:10:28

好思路，主机可以多高的主频与其通信？

ilcvm · 发表于 2022-10-28 09:51:03

我在UART接受处理使用了类似思路，不过我在DMA完成中断里不做任何数据处理，只对用于记录接收循环计数的全局变量加1。

应用层使用数据时先从接收循环计数变量和CNT寄存器计算出实际总接收字节数量，比较上次处理时的总接收字节数量就能算出新接收字节数量及在buffer的起始位置，然后做相应数据处理。

这个思路有个好处是可以多个任务同时使用接收数据而完全独立互不干扰。譬如一个任务做命令解释，另外一个任务做数据转发（用于调试）。

heluo1985 · 发表于 2022-10-28 11:03:42

eric2013 发表于 2022-10-28 01:10
好思路，主机可以多高的主频与其通信？

之前产品中按照这样做，SPI从机100MHZ长时间通信无问题，现在产品已经量产

heluo1985 · 发表于 2022-10-28 11:05:37

之前的做法有点区别，在中断中只是切换接收缓存buf，在循环中处理接收数据

emwin · 发表于 2022-10-28 19:07:05

eric2013 发表于 2022-10-28 01:10
好思路，主机可以多高的主频与其通信？

看了下应用手册，DMA从外设到SRAM，典型的延时是4个CLK

庄永 · 发表于 2022-10-28 20:29:04

很巧妙的应用呀，省去自己维护缓冲区的消耗和不小心可能出现的BUG。

eric2013 · 发表于 2022-10-29 00:32:56

emwin 发表于 2022-10-28 19:07
看了下应用手册，DMA从外设到SRAM，典型的延时是4个CLK

100MHz的话，差不多就是25MHz，这速度还行。

mmo · 发表于 2022-10-31 21:44:39

2859932063 · 发表于 2025-2-27 22:34:31

这个方案如何实现一读一写呢？如果只是接收还好，但是像模拟器件那样一读一写在环形缓冲区中怎么实现

Superusrss · 发表于 2025-3-2 16:08:40

那usart可以实现类似应用吗？

lightour5566 · 发表于 2025-6-4 22:36:08

很巧妙的应用呀，省去自己维护缓冲区的消耗和不小心可能出现的BUG。

死不低头 · 发表于 2025-6-5 19:52:13

一直没想明白环形缓冲区的作用，我印象里CPU一直比外设要快

stanley_di · 发表于 2025-10-3 22:10:32

很巧妙的应用呀，省去自己维护缓冲区的消耗和不小心可能出现的BUG

		自动登录	找回密码
密码			立即注册

[SPI/QSPI] 高速SPI从机环形DMA接收方案（已量产）