设为首页收藏本站

切换到窄版

硬汉嵌入式论坛»首页 › 硬件设计› ZYNQ/FPGA/CPLD

收藏本版 (5)

ZYNQ/FPGA/CPLD 今日: 0|主题: 254|排名: 12

1 2 3 4 5 67 / 7 页

发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


	预览 Verilog设计练习进阶（3）-------利用条件语句实现较复杂的时序逻辑电路	eric2013 2013-1-30	13931	eric2013 2013-1-30 09:42
	预览 Verilog设计练习进阶（2）-------简单的时序逻辑设计	eric2013 2013-1-29	13922	eric2013 2013-1-29 20:52
	预览 Verilog设计练习进阶（1）-------简单的组合逻辑设计	eric2013 2013-1-29	13835	eric2013 2013-1-29 14:55
	预览时序逻辑电路（5）----------分频器	eric2013 2013-1-28	24224	eric2013 2013-1-28 21:28
	预览时序逻辑电路（5）----------分频器	eric2013 2013-1-28	02783	eric2013 2013-1-28 21:17
	预览时序逻辑电路（4）----------移位寄存器	eric2013 2013-1-27	03217	eric2013 2013-1-27 16:29
	预览时序逻辑电路（3）----------计数器	eric2013 2013-1-27	13682	eric2013 2013-1-27 16:02
	预览时序逻辑电路（2）----------触发器（D, JK, T, SR）	eric2013 2013-1-27	45304	eric2013 2013-1-27 14:39
	预览时序逻辑电路（1）----------锁存器	eric2013 2013-1-27	24371	eric2013 2013-1-27 13:01
	预览组合逻辑电路（5）----- 算数运算(乘法器)	eric2013 2013-1-26	34433	eric2013 2013-1-26 14:53
	预览组合逻辑电路（4）----- 算数运算（加法器 ALU 流水线）	eric2013 2013-1-25	64198	eric2013 2013-1-26 11:45
	预览组合逻辑电路（3）-----数据选择器	eric2013 2013-1-25	24448	eric2013 2013-1-25 16:07
	预览组合逻辑电路（2）-----译码器/数据分配器	eric2013 2013-1-25	03164	eric2013 2013-1-25 15:21
	预览 Verilog经典实例分析（感觉这是学习verilog最快捷的方法了）	eric2013 2013-1-14	15165	eric2013 2013-1-14 22:12

1 2 3 4 5 67 / 7 页

发新帖

快速发帖

|小黑屋|Archiver|手机版|硬汉嵌入式论坛

GMT+8, 2025-8-11 21:07 , Processed in 0.029530 second(s), 15 queries .

Powered by Discuz! X3.4 Licensed

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块