一代示波器中adc的adcclk问题！

chinashaoshu

1. /*
   
2.         ***************************************************************************   
   
3.           PCLK2 = HCLK / 2
   
4.           下面选择的是2分频
   
5.           ADCCLK = PCLK2 /2 = HCLK / 4 = 168 / 4 = 42M
   
6.       ADC采样频率： Sampling Time + Conversion Time = 3 + 12 cycles = 15cyc
   
7.                     Conversion Time = 42MHz / 15cyc = 2.8Mbps.
   
8.         ****************************************************************************
   
9.         */
   
10.    
    
11.     /* ADC公共部分初始化**********************************************************/
    
12.     ADC_CommonInitStructure.ADC_Mode = ADC_Mode_Independent;
    
13.     ADC_CommonInitStructure.ADC_TwoSamplingDelay = ADC_TwoSamplingDelay_8Cycles;
    
14.     ADC_CommonInitStructure.ADC_DMAAccessMode = ADC_DMAAccessMode_Disabled;
    
15.     ADC_CommonInitStructure.ADC_Prescaler = ADC_Prescaler_Div2;
    
16.     ADC_CommonInit(&ADC_CommonInitStructure);

复制代码

这是一代示波器中的adc部分代码，stm32407，但是我查的数据手册adc最大clk为36M，你这用的42M，不超了么？？？？

eric2013

168MHz不好分频为最高的36MHz（需要主频是144MHz才可以），使用168MHz的情况下，这点超频，整个系统正常影响无压力。